|
|
|
|
VIA Esther BaniasバスやSSE2をサポート
VIAは、現行C3プロセッサの後継とされるC5I Estherコアについて、IntelのPentium Mバスを使用、SSE2のサポートなどといった特徴を明らかにした。EstherはC5Pコアをベースに改良を施したものとされ、C5XL Nehemiah及びEden-N C5Pの後継として2004年のリリースが予定されているという。
EstherではC5Pコアベースに回路設計を変更、分岐予測性能を向上させるほか、現行C3が使用しているP6バスに替えてBaniasバスとVIAバスと呼ばれる仕様に対応し、SSE2命令をサポートする。チップは90nmプロセスで製造され、ダイサイズは30sqmm前後、動作クロックは2GHzに達し、クロック当たりの消費電力はC5Pの半分になるという。また、C5Pの持つAES暗号化アクセラレータに加え、SHA-1ハードウェアエンコーダを搭載、2GHz動作時で25GbpsのAESエンコード、20GbpsのSHA-1エンコード処理が可能とされる。Estherの最初のテープアウトは12月以降、製品は2004年中に2GHzでの投入予定とされているようだ。
| |
|