|
|
|
|
Intel 2007年にHigh-kゲート絶縁膜を導入へ
Intelは2007年にHigh-kゲート絶縁膜を導入する計画と語ったようだ。Intelは45nmプロセスノードに2種類の変更を加え、High-kゲート絶縁膜とメタルゲート電極を採用するという。ゲート絶縁膜には現在SiO2が使用されているが、トランジスタの小型化に伴い層が薄くなるにつれて、絶縁膜を超えて電流が発生するなど余分な電力を消費する。現行の90nmプロセスではSiO2を使用したゲート絶縁膜が1.2nm、このまま30nmまで小型化すれば0.8nmまで薄くなり、リークが増大するとされている。High-k絶縁膜では、現在のSiO2よりも誘電率の高い材料を用いて数倍の厚みを持たせることで、ゲートリーク電流を少なくとも100分の1以下に抑えることができるという。IntelはHigh-kゲート絶縁膜の材料を明らかにしていないが、以前にはジルコニウム酸化物 (ZrO2) を堆積することでHigh-kゲート絶縁膜を組成する技術を示していた。
一方、多数のHigh-k材料は現在ゲート電極に使用されているポリシリコンと相性が悪く、このためIntelではHigh-k絶縁膜とメタルゲートを同時に採用することにしたようだ。使用される材料は明らかにされていないものの、トランジスタの種類 (NMOS又はPMOS) によって最適な異なる金属を使用するという。
| |
|