The resource for computer news
News Archive
Web News
Column
Drivers
Roadmap
Specs
Poll Results
Links

Advertisement


Related Links
Roadmap index
Intel chipset roadmap

Advertisement

2003/4更新
Specs
Intel E7500, E7501 chipset

E7500 Block Diagram
クリックで拡大

    Intel E7500は、Socket603 Xeonプロセッサをサポートするワークステーションおよびサーバー向けのMCH。 PrestoniaコアのXeonプロセッサリリースに合わせて発表され、デュアルプロセッサ構成をサポートする。 メモリはデュアルチャネルのDDR200 ECC Registeredをサポートし、プロセッサバスと同じ3.2GB/secの帯域幅となる。

  後に533MHz FSB Xeonに合わせて投入されたE7501では、Socket604及び533MHz FSBと、 DDR266のサポートが追加された。533MHz FSB動作時にはDDR266、400MHz FSB時はDDR200のサポートとなる。 このほか、メモリインターフェースがシングルチャネルで利用可能となっている。

  内部バスではIntel Hub Architecture 2.0がサポートされた。HI 2.0のチャネルは1.06GB/sec (16-bit 266MHz/533MHz) の帯域幅を持ち、3チャネルまで利用できる。これにi82870P2 PCI/PCI-X 64-bit Hub 2 (P64H2) を接続することで、 チャネルごとに2個の独立したPCI-X、システムとしては最大6 PCI-Xバスを備えることが可能となる。

  I/OコントローラにはICH3-Sが組み合わせられ、MCHとはHub Interface 1.5で接続する。HI 1.5は、帯域幅など基本的には HI 1.0と同じものだが、HI 2.0と電気的に互換性を持つ仕様とされている。

Specs
 E7500E7501
チップ名称E7500 MCHE7501 MCH
コード名PlumasPlumas 533
プラットフォーム2-way Xeon2-way Xeon
FSB400MHz533/400MHz
メモリインターフェース144-bit DDR ECC144-bit, 72-bit DDR ECC
対応メモリDDR200 ECC Regd.DDR266/200 ECC Regd.
最大積載メモリ16-Bank 16GB16-Bank 16GB, 8GB in single-channel mode
統合グラフィックス--
AGP--
HUBインターフェース3 HI 2.0, HI 1.53 HI 2.0, HI 1.5
バス帯域幅1.06GB/sec, 266MB/sec1.06GB/sec, 266MB/sec
ICHICH3-SICH3-S
ICH型番82801CA82801CA
ローカルバスPCI, PCI-X (P64H2)PCI, PCI-X (P64H2)
IDEチャネル2 ATA/1002 ATA/100
USB6 USB 1.16 USB 1.1
IEEE1394--
ネットワーク100Mbit Ethernet100Mbit Ethernet
SMBusコントローラ2.02.0
MCHパッケージ1005 FC-BGA1005FC-BGA
ICHパッケージ421 BGA421 BGA
P64H2パッケージ567 FC-BGA567 FC-BGA
製造プロセス--
登場時期2002年2月 - 現在2002年11月 - 現在


© 2002-2003 Septor.net About Septor.net